Empaquetado de chips avanzado: cómo pueden jugar los fabricantes para ganar

Nov 05, 2023

Las obleas de semiconductores son la base de los circuitos integrados tan cruciales para la mayor parte de la tecnología actual. El empaque de las obleas, ya sea de metal, plástico, cerámica o vidrio, las conecta con su entorno y las protege de la contaminación química y los daños causados ​​por la luz, el calor y los impactos. En comparación con el proceso inicial de diseño y fabricación de obleas, el proceso final de empaquetado se ha infravalorado por dos razones: en primer lugar, todavía es posible empaquetar obleas con equipos de generación anterior. En segundo lugar, el empaquetado es realizado principalmente por empresas subcontratadas de ensamblaje y prueba de semiconductores (OSAT) que compiten en gran medida en función de los bajos costos de mano de obra, en lugar de otras fuentes de diferenciación.

Este modelo puede cambiar con la introducción de empaques avanzados, que utilizan tecnología sofisticada y agregan componentes de varias obleas, creando un solo dispositivo electrónico con un rendimiento superior. Presentado alrededor de 2000, el empaque avanzado ahora está ganando un impulso significativo como el próximo avance en la tecnología de semiconductores.

El empaquetado avanzado está ayudando a satisfacer la demanda de semiconductores que ejecutan aplicaciones emergentes que ahora se están generalizando, por ejemplo, 5G, vehículos autónomos y otras tecnologías de Internet de las cosas, y realidad virtual y aumentada. Estas aplicaciones requieren chips de bajo consumo y alto rendimiento que puedan procesar rápidamente cantidades masivas de datos. A pesar de la ley de Moore, que en 1965 postulaba que la cantidad de transistores en un microchip se duplicaría cada dos años, el avance de los nodos ahora está llegando a sus límites. Como resultado, los avances técnicos en la parte delantera de la fabricación de chips se están desacelerando y el tamaño máximo económicamente viable de una matriz y, por lo tanto, su rendimiento, se están volviendo más limitados. Los nuevos enfoques en la tecnología de back-end que combinan varios chips ofrecen una solución prometedora. Las técnicas de empaquetamiento avanzado que han surgido en las últimas dos décadas, incluido el empaquetamiento 2.5-D, 3D, fan-out y system-on-a-chip (SoC), prometen llenar el vacío al complementar la unión de cables. y tecnologías flip-chip del medio siglo anterior.

Debido a que el empaque avanzado ofrece una oportunidad de mayor valor que el empaque final tradicional, los principales actores y seguidores rápidos (organizaciones que imitan las innovaciones de los competidores) están desarrollando y comercializando diversas formas de tecnología para ganar clientes premium. En este artículo, describimos cómo está evolucionando el mercado y sugerimos cómo los fabricantes pueden aprovechar las oportunidades disponibles.

Desde el año 2000, se han comercializado tres tecnologías importantes de envasado avanzado, que complementan las dos tecnologías que prevalecieron durante el medio siglo anterior (Anexo 1).

Desarrollada en la década de 1950 y todavía en uso, la tecnología de unión por cable es una técnica de interconexión que une la placa de circuito impreso (PCB) al troquel, el cuadrado de silicio que contiene el circuito integrado, utilizando bolas de soldadura y cables metálicos delgados. Requiere menos espacio que los chips empaquetados y puede conectar puntos relativamente distantes, pero puede fallar en altas temperaturas, alta humedad y ciclos de temperatura, y cada enlace debe formarse secuencialmente, lo que agrega complejidad y puede ralentizar la fabricación. Se espera que el mercado de unión de cables esté valorado en alrededor de $ 16 mil millones para 2031, con una CAGR de 2.9 por ciento. 1Informe de pronóstico del mercado de unión de cables, 2021–2031, Transparency Market Research, noviembre de 2021.

La primera evolución importante en la tecnología de empaquetado se produjo a mediados de la década de 1990 con los chips flip, que utilizan un troquel boca abajo, cuya superficie total se utiliza para la interconexión a través de "protuberancias" de soldadura que unen la PCB con el troquel. Esto da como resultado un factor de forma más pequeño, o tamaño de hardware, y una mayor tasa de propagación de la señal, es decir, un movimiento más rápido de las señales desde el transmisor hasta el receptor. El empaque Flip-chip es la tecnología más común y de menor costo actualmente en uso, principalmente para unidades centrales de procesamiento, teléfonos inteligentes y soluciones de sistema en paquete de radiofrecuencia. Los chips Flip permiten un ensamblaje más pequeño y pueden manejar temperaturas más altas, pero deben montarse en superficies muy planas y no son fáciles de reemplazar. El mercado actual de flip-chip ronda los 27.000 millones de dólares, con una CAGR proyectada del 6,3 %, lo que debería llevarlo a 45.000 millones de dólares para 2030. pilar, golpes de soldadura) y región: pronóstico hasta 2030", Straits Research, consultado el 2 de abril de 2023.

Mientras que el empaque tradicional "corta" la oblea de silicio en chips individuales primero y luego conecta los chips a la PCB y construye las conexiones eléctricas, el empaque a nivel de oblea hace las conexiones eléctricas y moldea a nivel de oblea, luego corta los chips usando un láser. La mayor diferencia entre el empaquetado a escala de chip a nivel de oblea (WLCSP) y los chips flip en términos de configuración de chip es que los WLCSP no tienen sustrato entre la matriz y la PCB. En cambio, las capas de redistribución (RDL) reemplazan el sustrato, lo que lleva a un paquete más pequeño y una conducción térmica mejorada.

El empaque a nivel de oblea se divide en dos tipos: fan-in y fan-out. En el empaque a nivel de obleas con ventilador, que se usa principalmente para teléfonos móviles de gama baja que requieren tecnología rudimentaria, los RDL se enrutan hacia el centro del troquel. En la versión fan-out, que se introdujo en 2007, el RDL y las bolas de soldadura superan el tamaño de la matriz, por lo que el chip puede tener más entradas y salidas manteniendo un perfil delgado.3Karen Heyman y Laura Peters, "Fan-out el empaque se vuelve competitivo", Semiconductor Engineering, 18 de agosto de 2022. El empaque de abanico viene en tres tipos: núcleo, alta densidad y ultra alta densidad. Core, que se usa principalmente para aplicaciones automotrices y de red que no requieren tecnología de punta, como radiofrecuencia y chips de infoentretenimiento, representa menos del 20 por ciento del mercado de empaques ramificados de casi $ 1.5 mil millones. Las densidades alta y ultraalta se utilizan principalmente para aplicaciones móviles y se espera que se amplíen a algunas aplicaciones informáticas de red y de alto rendimiento. El fabricante más grande del mundo de WLCSP es Taiwan Semiconductor Manufacturing Company (TSMC).

La última década vio el desarrollo de WLCSP apilados, que permite múltiples circuitos integrados en el mismo paquete y se utiliza tanto para enlaces heterogéneos, que integran chips de lógica y memoria, como para apilamiento de chips de memoria. En el apilamiento 2.5-D, dos o más chips se colocan uno al lado del otro con un intercalador que conecta un dado con otro. Existen varias categorías de apilamiento 2,5-D, según el tipo de interposición que utilice:

En el apilamiento 3-D, varias fichas se colocan boca abajo una encima de la otra, con o sin interposición. Hay dos tipos principales de apilamiento 3-D. El tipo más común es TSV con microprotuberancias (µ-protuberancias). La alternativa más nueva, la unión híbrida sin golpes, forma interconexiones utilizando un enlace dieléctrico y metal incrustado; solo está siendo explorado por reproductores de memoria.

El mercado de empaques avanzados está impulsado por las aplicaciones finales de sus diversas tecnologías (Anexo 2). Desde mediados de la década de 2010, ha dominado el empaquetado a nivel de obleas con abanico, con una participación de mercado de alrededor del 60 por ciento. El empaque de abanico es más económico que el apilamiento y está diseñado para una alta resistencia al calor y un factor de forma pequeño. Estos atributos lo hacen apropiado para aplicaciones móviles, que probablemente generen la mayor parte de su demanda.

Apple utiliza paquetes avanzados de abanico para sus procesadores de aplicaciones, chips gráficos y chips de módem 5G y 6G. Es el mayor usuario de la tecnología y consume la mayor parte del volumen producido por TSMC. Otros jugadores fabless importantes, es decir, empresas que diseñan y venden hardware y chips, pero subcontratan su fabricación, también están utilizando tecnología fan-out en chips producidos en masa.

Es probable que la mayor parte del crecimiento de las aplicaciones de red y HPC provenga de chips de IA, computación perimetral y chips de red en dispositivos de consumo, que requieren el factor de forma pequeño y el costo asequible que puede ofrecer el paquete de despliegue.

El motor de crecimiento más probable en el apilamiento 2.5-D podría ser las aplicaciones HPC, que tienen una gran demanda para los centros de datos. Aunque menos del 20 por ciento de la capacidad del centro de datos usó apilamiento 2.5-D en 2022, la tasa podría aumentar al 50 por ciento en los próximos cinco años. Para aplicaciones móviles, el empaque 2.5-D se considera demasiado costoso, pero esto puede cambiar con la llegada de la próxima generación, que contará con puentes de silicio, RDL e intercaladores de vidrio menos costosos.

Para el empaquetado 3D, se espera que la memoria (la aplicación dominante para el apilamiento 3D) y el uso de SoC crezcan a una CAGR de aproximadamente el 30 por ciento. Cada vez más, la memoria apilada 3D se incorpora con chips lógicos para productos de alto rendimiento que requieren un gran ancho de banda, incluida la memoria de alto ancho de banda (HBM) y el procesamiento en memoria con HBM (PIM-HBM). Es probable que la demanda sustancial de memoria apilada en 3D provenga de servidores de centros de datos, que requieren alta capacidad y alta velocidad, y aceleradores de gráficos y dispositivos de red, que requieren el máximo ancho de banda posible para memoria y procesamiento.

Los sistemas HPC, específicamente las CPU, impulsarán la demanda de chips SoC 3-D. Los principales jugadores comenzaron a adoptar la vinculación híbrida en 2022, y los seguidores rápidos pueden unirse al mercado pronto. Es poco probable que los OSAT, las fundiciones de nivel inferior y los fabricantes de dispositivos integrados (IDM) ingresen al mercado, dada la barrera de alta tecnología.

El crecimiento del mercado depende en gran medida de los clientes finales, como los OEM de automóviles y los fabricantes de electrodomésticos. Más clientes finales buscan proveedores de empaques avanzados debido a la creciente necesidad de computación rápida y confiable para aplicaciones como vehículos autónomos. Para los fabricantes de semiconductores, especialmente los IDM lógicos y las fundiciones, el empaque avanzado podría ser un punto de venta clave.

Más clientes finales buscan proveedores de empaques avanzados debido a la creciente necesidad de computación rápida y confiable para aplicaciones como vehículos autónomos.

Para adquirir y retener clientes fabless de alto valor, los fabricantes deben sentirse cómodos desarrollando conjuntamente soluciones de empaque avanzadas. Si bien los jugadores sin fábrica se apropian por completo del proceso de planificación de chips antes de que comience la producción a escala, hay espacio para que los fabricantes agreguen valor. El desarrollo conjunto a menudo ocurre durante la etapa de diseño de la arquitectura del chip y las carreras iniciales para la validación del diseño (Anexo 3). Se espera que aumente la necesidad de dicha cooperación debido a la demanda de chips de mayor rendimiento y la mayor complejidad de los diseños de chips creados por el empaquetado.

En 2016, TSMC lanzó innovadores sistemas de nivel de oblea de distribución integrada (InFO), principalmente para aplicaciones inalámbricas, en estrecha colaboración con su cliente principal. Más recientemente, se han lanzado derivados de eso, como InFO AiP (antena en paquete) e InFO PoP (paquete en paquete), para expandirse a otras aplicaciones para redes y HPC.

Los seguidores rápidos pueden tener dificultades para ponerse al día con los líderes del mercado, porque se requerirían grandes inversiones en tecnología para asegurar a los clientes el volumen para respaldar los productos. Además, aunque los seguidores rápidos pueden tener tecnología de empaque de nivel de I+D para fan-out y 2.5-D, tienen poca o ninguna experiencia en producción, lo cual es esencial para un alto rendimiento de producción. Para superar esto, los jugadores de empaque necesitarían adquirir clientes ancla desde las etapas iniciales de desarrollo. Posicionar a sus empresas como dispuestas a ayudar a fabricar productos para empaques avanzados desde la etapa de diseño sería clave para adquirir clientes.

El empaquetado avanzado requiere cambios en la arquitectura del software y el hardware del usuario final, por lo que el diseño del empaquetado debe considerarse durante la etapa de arquitectura inicial, cuando el soporte de los proveedores de back-end puede reducir la carga de adoptar el empaquetado avanzado. Una vez que un cliente selecciona un proveedor de empaque avanzado, es probable que también se comprometa con ese proveedor para proyectos futuros.

Para adquirir capacidades de diseño, las empresas pueden asociarse o invertir en una casa de diseño. Las casas de diseño juegan un papel fundamental en todo el proceso de fabricación de chips, desde el desarrollo de la propiedad intelectual (PI) hasta el diseño y la producción. Además, poseer un grupo de IP puede ayudar a los clientes a satisfacer sus necesidades de diseño rápidamente y permitirles evitar diseños y recursos redundantes. Las casas de diseño deberían poder ofrecer servicios de front-end y back-end. Los servicios front-end incluyen diseño de nivel de transferencia de registro y descripción de alto nivel de las funciones requeridas; El diseño de back-end incluye pruebas lógicas y lugar y ruta.

Otra propuesta de valor potencialmente importante para el fabricante de chips es asegurar las capacidades de diseño y brindar soluciones llave en mano, desde el diseño hasta la fabricación de obleas, empaque y pruebas. Este tipo de oferta proporciona a los clientes una ventanilla única.

En términos de fabricación, las dos capacidades tecnológicas clave que los fabricantes deben dominar para el empaque 2.5-D y 3-D son, respectivamente, los intercaladores y la unión híbrida. Para 2.5-D, los fabricantes deben ser capaces de manejar soluciones de interposición emergentes utilizando materiales y metodologías de fabricación novedosos, incluidos silicio, RDL y vidrio. Para 3-D, la última tecnología, la unión híbrida, requiere planarización mecánica química para pulir varias sustancias con la misma planitud y evitar el abombamiento, así como una alta precisión de interconexión a través de capacidades de disco a oblea tanto en equipos como en conocimientos.

Los jugadores clave en el empaquetamiento avanzado incluyen IDM de lógica y memoria, fundiciones con capacidades de nodos líderes o maduros y OSAT. El Anexo 4 muestra las capacidades que manejan actualmente los pioneros y los seguidores rápidos.

Los pioneros han ingresado al mercado y están en producción en masa en función de sus capacidades de empaquetamiento lógico. Están desarrollando activamente casos de uso con clientes existentes y aplicando tecnologías de envasado avanzadas de vanguardia. Si bien estos jugadores importantes están avanzados en I+D y fabricación, pueden buscar asociaciones con seguidores para estabilizar el volumen a medida que enfrentan una demanda en rápida expansión.

Los pioneros se encuentran en la producción en masa en función de sus capacidades de empaquetado lógico. Si bien estos jugadores están avanzados en I+D y fabricación, pueden buscar asociaciones con seguidores para estabilizar el volumen a medida que enfrentan una demanda en rápida expansión.

Muchos seguidores rápidos se esfuerzan por tomar una parte del mercado de empaques avanzados, pero no dominan las capacidades de diseño o fabricación ni construyen una base de clientes suficiente, especialmente para soluciones de alta gama.

Las fundiciones que tienen capacidad de nodos maduros pero carecen de empaques avanzados podrían beneficiarse sustancialmente al encontrar sinergias dentro de sus carteras de productos actuales. Si bien los chips lógicos avanzados con nodos de menos de diez nanómetros tienen la mayor necesidad de empaques avanzados, es fundamental que los seguidores rápidos encuentren oportunidades para capturar el mercado de nodos maduros. Algunas de las áreas en las que se pueden adaptar paquetes avanzados para mejorar el rendimiento de los chips heredados de nodos maduros son los chips transceptores de radiofrecuencia para aplicaciones de red, los sistemas avanzados de asistencia al conductor (ADAS) y los chips de información y entretenimiento para aplicaciones automotrices.

Otra opción es asociarse con proveedores lógicos para desarrollar soluciones de diseño y fabricación para aplicaciones específicas que utilizan nodos maduros y de vanguardia. La viabilidad de esta táctica dependería en gran medida de la demanda de la aplicación final y de las necesidades de los proveedores de lógica.

Las capacidades de los OSAT en el mercado de empaques avanzados de alta gama son limitadas. En lugar de tratar de competir directamente con las soluciones de gama alta, pueden ofrecer soluciones comparativamente de gama baja o buscar colaborar en ciertas áreas de la cadena de valor con jugadores capaces de empaques avanzados de gama alta. Los principales OSAT están invirtiendo activamente para ampliar la gama de envases avanzados que ofrecen. Algunos ya pueden manejar empaques fan-out de nivel HD y core, pero el apilamiento 2.5-D y 3-D permanece principalmente en I+D.

Otra opción para los OSAT es asociarse con jugadores capaces de apilar 2,5-D y 3-D. Si bien estos socios trabajan en procesos centrales, incluida la vía de silicio, la litografía RDL y la unión híbrida, los OSAT podrían ofrecer soluciones para los procesos intermedios y de back-end, incluido el adelgazamiento y la amplificación de obleas.

Si bien las fundiciones y los IDM están desarrollando capacidades de empaque avanzado, es probable que utilicen empaque avanzado solo para atraer a clientes de alto nivel que requieren tecnología de punta y, por lo tanto, no interrumpirán todo el negocio de OSAT. No se espera que se expandan a empaques avanzados core y fan-out, dadas las diferencias significativas en el margen operativo en comparación con la fabricación frontal, aunque pueden dar el salto a empaques avanzados 2.5-D o 3-D más rentables.

La capacidad lógica es esencial para el empaquetado avanzado, pero la tecnología de apilamiento 3D aún puede presentar oportunidades para los IDM de memoria, ya que los mejores jugadores la utilizan para mejorar el rendimiento en chips de memoria que incluyen chips lógicos de nivel básico. Los jugadores de IDM también pueden diferenciarse mediante el uso de la tecnología para personalizar la memoria para los chips de empaquetado avanzado de los clientes clave.

Otro escenario para los IDM de memoria es desarrollar capacidades lógicas, particularmente en diseño o fabricación, para permitir sinergias con empaques avanzados. Sin embargo, esto requeriría una inversión sustancial y un salto arriesgado en la cadena de valor.

La llegada de los empaques avanzados ha cambiado el panorama competitivo para los fabricantes de chips. El empaque ya no es un proceso de productos básicos, y las grandes empresas se han movido primero para hacer del empaque avanzado una parte estratégica de sus ofertas. Otros fabricantes corren el riesgo de convertirse en productos básicos si no encuentran la manera de incorporar empaques avanzados en sus estrategias y ofertas. El mercado de empaques avanzados ofrece muchas oportunidades disruptivas, así como desafíos que probablemente irán más allá de los negocios habituales.

Ondrej Burkackyes socio principal de la oficina de McKinsey en Múnich ytaeyoung kimes consultor en la oficina de Seúl, dondeIngeniero Yeomes socio asociado.

Los autores desean agradecer a Hawon Baeg, Harald H. Bauer, Steve Park, Rutger Vrijen y Bill Wiseman por sus contribuciones a este artículo.